PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-320201

(43)Date of publication of application: 04.12.1998

(51)Int.Cl.

G06F 9/38 G06F 7/00 H03K 19/177

(21)Application number : 09-131834

(71)Applicant: CANON INC

(22)Date of filing:


22.05.1997

(72)Inventor: TANAKA SADAHIRO

(54) COMPUTER SYSTEM, INFORMATION PROCESSING METHOD AND RECORDING MEDIUM

(57)Abstract:

PROBLEM TO BE SOLVED: To unnecessitate a manual capacitance check by discriminating the arithmetic processing capacitance of programming gate array(PGA) through an information processor and selecting either the array or the processor for executing operation. SOLUTION: A ROM 20 stores a program for executing function operation through a PGA 40, program for executing the same function operation through a CPU, and program for selecting any one of these programs. Besides, a RAM 30 is provided with a table showing the block of PGA 40 at a position to be used. When an instruction for replying the remaining capacitance of prescribed function is received, while referring to this table, a CPU 10 acquires the remaining capacitance of PGA 40. Next, the CPU 10 automatically discriminates whether or not the PGA 40 can provide the capacitance required for executing the prescribed function and at the time of positive discrimination, the PGA 40 executes that function operation but in case of negative discrimination, that function operation is executed on the side of CPU 10.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-320201

(43)公開日 平成10年(1998)12月4日

(51) Int.Cl. ⁶		識別記号	FΙ		
G06F	9/38	370	G06F	9/38	370C
	7/00		H03K	19/177	
H03K	19/177		G06F	7/00	E


		審查請求	未請求 請求項の数12 OL (全 10 頁)		
(21)出願番号	特膜平 9-131834	(71)出願人	000001007 キヤノン株式会社		
(22)出願日	平成9年(1997)5月22日		東京都大田区下丸子3丁目30番2号		
		(72)発明者	田中 貞浩 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内		
		(74)代理人	弁理士 谷 義一 (外1名)		

(54) 【発明の名称】 コンピュータシステムおよび情報処理方法ならびに記録媒体

(57)【要約】

【課題】 プログラミングゲートアレイのブロックの手 作業の割付をなくす。

【解決手段】 PGAのブロック配置を示すテーブルを RAM30上に作成し、CPU10はとのテーブルを参 照して、演算に必要なブロックを確保が可能かを判定す る。確保できる場合には、PGA40により演算を実行 し、確保できない場合には、CPU10側で演算を行 う。



【特許請求の範囲】

【請求項1】 プログラミングゲートアレイおよび情報 処理プロセッサを有し、該情報処理プロセッサの制御に より前記プログラミングゲートアレイによる第1の演算 処理を実行するコンピュータシステムにおいて、

1

前記情報処理プロセッサの制御により前記プログラミン グゲートアレイによる第1の演算処理を実行するための 第1のプログラムおよび前記第1の演算処理と同一内容 の第2の演算処理を前記情報処理プロセッサにより実行 するための第2のプログラムを記憶した記憶手段と、 前記第1の演算処理に要する容量が前記プログラミング ゲートアレイに残存するか否かを判定する判定手段と、 前記情報処理プロセッサにより実行すべきプログラムと して肯定判定が得られた場合には前記記憶手段の第1の プログラムを選択し、否定判定が得られた場合には前記 記憶手段の第2のプログラムを選択するプログラム選択 手段とを具えたことを特徴とするコンピュータシステ ٨.

【請求項2】 請求項1に記載のコンピュータシステム において、前記プログラミングゲートアレイに対してガ 20 ベージコレクションを施す手段をさらに有し、前記判定 手段の判定処理に先立って前記ガベージコレクションを 施すととを特徴とするコンピュータシステム。

【請求項3】 請求項1に記載のコンピュータシステム において、前記プログラミングゲートアレイに対してガ ベージコレクションを施す手段をさらに有し、前記判定 手段の判定結果が否定判定となった場合には、前記ガベ ージコレクションを施した後、前記判定手段の判定を行 い、その判定結果に応じて、前記第1プログラムおよび 前記第2プログラムのいずれかを選択することを特徴と するコンピュータシステム。

【請求項4】 プログラミングゲートアレイおよび情報 処理プロセッサを有し、該情報処理プロセッサの制御に より前記プログラミングゲートアレイによる演算処理を 実行するコンピュータシステムにおいて、

前記情報処理プロセッサはマルチタスク処理を実行可能 であり、複数のタスクに対応させて前記演算処理を行う 前記プログラミングゲートアレイ内のブロックの配置を 予め定めておき、

該配置を示すテーブル情報を記憶した記憶手段と、 前記情報処理プロセッサの実行タスクの切替え毎に前記 記憶手段に記憶されたテーブル情報に基づき、実行タス クに対応して前記ブロックと前記情報処理プロセッサと の間の前記プログラミングゲートアレイの入出力ライン を切替える制御手段とを具えたことを特徴とするコンビ

【請求項5】 プログラミングゲートアレイおよび情報 処理プロセッサを有するコンピュータシステムで、該情 報処理プロセッサの制御により前記プログラミングゲー トアレイによる第1の演算処理を実行するための情報処 50

ュータシステム。

理方法において、

前記情報処理プロセッサの制御により前記プログラミン グゲートアレイによる第1の演算処理を実行するための 第1のブログラムおよび前記第1の演算処理と同一内容 の第2の演算処理を前記情報処理プロセッサにより実行 するための第2のプログラムを前記コンピュータシステ ム内に記憶し、

前記第1の演算処理に要する容量が前記プログラミング ゲートアレイに残存するか否かを前記情報処理プロセッ サにより判定し、

前記情報処理プロセッサにより肯定判定が得られた場合 には実行すべきプログラムとして前記第1のプログラム を選択し、否定判定が得られた場合には実行すべきプロ グラムとして前記第2のプログラムを選択することを特 徴とする情報処理方法。

【請求項6】 請求項5に記載の情報処理方法におい て、前記プログラミングゲートアレイに対してガベージ コレクションを施した後、前記情報処理プロセッサによ る容量判定を行うことを特徴とする情報処理方法。

【請求項7】 請求項5に記載の情報処理方法におい て、前記情報処理プロセッサの判定結果が否定判定とな った場合には、前記プログラミングゲートアレイに対し てガベージコレクションを施した後、前記情報処理プロ セッサによる容量判定を行い、その判定結果に応じて、 前記第1プログラムおよび前記第2プログラムのいずれ かを選択するととを特徴とする情報処理方法。

【請求項8】 プログラミングゲートアレイおよび情報 処理プロセッサを有するコンピュータシステムで、該情 報処理プロセッサの制御により前記プログラミングゲー トアレイによる演算処理を実行するための情報処理方法 において、

前記情報処理プロセッサはマルチタスク処理を実行可能 であり、複数のタスクに対応させて前記演算処理を行う 前記プログラミングゲートアレイ内のブロックの配置を 予め定めておき、

該配置を示すテーブル情報を前記コンピュータシステム 内に記憶しておき、

前記情報処理プロセッサの実行タスクの切替え毎に前記 テーブル情報に基づき、実行タスクに対応して前記ブロ ックと前記情報処理プロセッサとの間の前記プログラミ ングゲートアレイの入出力ラインを切替えることを特徴 とする情報処理方法。

【請求項9】 記録媒体、プログラミングゲートアレイ および情報処理プロセッサを有するコンピュータシステ ムで、前記記録媒体に記録されたプログラムを前記情報 処理プロセッサが実行することにより前記プログラミン グゲートアレイの演算処理を制御する記録媒体におい て、前記情報処理プロセッサの制御により前記プログラ ミングゲートアレイによる第1の演算処理を実行するた めの第1のプログラムおよび前記第1の演算処理と同一

3

内容の第2の演算処理を前記情報処理プロセッサにより 実行するための第2のプログラムを前記コンピュータシ ステム内に記憶しておき、前記プログラムは、

前記第1の演算処理に要する容量が前記プログラミング ゲートアレイに残存するか否かを前記情報処理プロセッ サにより判定する第1の処理手順と、

前記情報処理プロセッサにより肯定判定が得られた場合には実行すべきプログラムとして前記第1のプログラムを選択し、否定判定が得られた場合には実行すべきプログラムとして前記第2のプログラムを選択する第2の処 10 理手順とを具えたことを特徴とする記録媒体。

【請求項10】 請求項9に記載の記録媒体において、前記第1の処理手順に先立って、前記プログラミングゲートアレイに対してガベージコレクションを施す処理手順をさらに具えたことを特徴とする記録媒体。

【請求項11】 請求項9に記載の記録媒体において、前記第1の処理手順の判定結果が否定判定となった場合には、前記プログラミングゲートアレイに対してガベージコレクションを施す第3の処理手順と、該第3の処理手順の後、前記第1の演算処理に要する容量が前記プロ 20 グラミングゲートアレイに残存するか否かを前記情報処理プロセッサにより判定する第4の処理手順と該第4の処理手順の判定結果に応じて、前記第1プログラムおよび前記第2プログラムのいずれかを選択する第5の処置手順をさらに具えたことを特徴とする記録媒体。

【請求項12】 記録媒体、プログラミングゲートアレイおよび情報処理プロセッサを有するコンピュータシステムで、前記記録媒体に記録されたプログラムを前記情報処理プロセッサが実行するととにより前記プログラミングゲートアレイの演算処理を制御する記録媒体においる、前記情報処理プロセッサはマルチタスク処理を実行可能であり、複数のタスクに対応させて前記演算処理を行う前記プログラミングゲートアレイ内のブロックの配置を予め定めておき、前記プログラムは、

該配置を示すテーブル情報を前記コンピュータシステム 内に記憶しておき、

前記情報処理プロセッサの実行タスクの切替えを検出する処理手順と、

該検出に応じて前記テーブル情報に基づき、実行タスク に対応して前記ブロックと前記情報処理プロセッサとの 40 間の前記プログラミングゲートアレイの入出力ラインを 切替える処理手順とを具えたことを特徴とする記録媒 体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プログラミングゲートアレイ (PGA) を使用して情報処理を行うコンピュータシステムおよび情報処理方法ならびに記録媒体に関する。

[0002]

【従来の技術】PGAはAND(アンド),OR等の論理演算を行うゲート回路を複数個任意に接続することが可能な情報処理回路であり、このためプログラマブルゲートアレイとも呼ばれている。PGAはハードウェアICデザインのテストとか、少量生産品用のゲートアレイの代替え品とかに使用されているが、一部の関数計算をPGAに実行させ、他の関数計算をCPUやデジタルプロセッサ(DSP)のソフト処理により実行するコンピュータシステムが提案されている。

[0003]

【発明が解決しようとする課題】従来、この種のコンピュータシステムは、PGAは、使用可能なゲート数に制限があるために、予め定めた個数の関数の演算を実行させるようにプログラムすることが通常であり、使用する関数の計算のために使用するゲートの個数等を予め計数し、PGAの使用可能な個数(容量)に合致するように関数の内容を定めなければならない。また、このような作業は手作業で行われるため、PGAを使用するコンピュータシステムでは、実際に稼動するまでの準備に多大な時間を有するという解決すべき問題があった。

【0004】そとで、本発明の目的は、上述の点に鑑みて、事前に手作業によるPGAの容量チェック行う必要をなくし、情報処理の実行に係る制約を緩和することができるコンピュータシステムおよび情報処理方法ならびに記録媒体を提供することにある。

[0005]

【課題を解決するための手段】とのような目的を解決す るために請求項1の発明は、プログラミングゲートアレ イおよび情報処理プロセッサを有し、該情報処理プロセ ッサの制御により前記プログラミングゲートアレイによ **る第1の演算処理を実行するコンピュータシステムにお** いて、前記情報処理プロセッサの制御により前記プログ **ラミングゲートアレイによる第1の演算処理を実行する** ための第1のプログラムおよび前記第1演算処理と同一 内容の第2の演算処理を前記情報処理プロセッサにより 実行するための第2のプログラムを記憶した記憶手段 と、前記第1の演算処理に要する容量が前記プログラミ ングゲートアレイに残存するか否かを判定する判定手段 と、前記情報処理プロセッサにより実行すべきプログラ ムとして肯定判定が得られた場合には前記記憶手段の第 1のプログラムを選択し、否定判定が得られた場合には 前記記憶手段の第2のプログラムを選択するプログラム 選択手段とを具えたことを特徴とする。

【0006】請求項2の発明は、請求項1に記載のコンピュータシステムにおいて、前記プログラミングゲートアレイに対してガベージコレクションを施す手段をさらに有し、前記判定手段の判定処理に先立って前記ガベージコレクションを施すととを特徴とする。

【0007】請求項3の発明は、請求項1に記載のコン 50 ビュータシステムにおいて、前記プログラミングゲート ことを特徴とする。

アレイに対してガベージコレクションを施す手段をさら に有し、前記判定手段の判定結果が否定判定となった場 合には、前記ガベージコレクションを施した後、前記判 定手段の判定を行い、その判定結果に応じて、前記第1 プログラムおよび前記第2プログラムのいずれかを選択 することを特徴とする。

【0008】請求項4の発明は、プログラミングゲートアレイおよび情報処理プロセッサを有し、該情報処理プロセッサの制御により前記プログラミングゲートアレイによる演算処理を実行するコンピュータシステムにおいて、前記情報処理プロセッサはマルチタスク処理を実行可能であり、複数のタスクに対応させて前記演算処理を行う前記プログラミングゲートアレイ内のブロックの配置を予め定めておき、該配置を示すテーブル情報を記憶した記憶手段と、前記情報処理プロセッサの実行タスクの切替え毎に前記記憶手段に記憶されたテーブル情報に基づき、実行タスクに対応して前記プロックと前記情報処理プロセッサとの間の前記プログラミングゲートアレイの入出力ラインを切替える制御手段とを具えたことを特徴とする。

【0009】請求項5の発明は、プログラミングゲート アレイおよび情報処理プロセッサを有するコンピュータ システムで、該情報処理プロセッサの制御により前記プ ログラミングゲートアレイによる第1の演算処理を実行 するための情報処理方法において、前記情報処理プロセ ッサの制御により前記プログラミングゲートアレイによ る第1の演算処理を実行するための第1のプログラムお よび前記演算処理と同一内容の第2の演算処理を前記情 報処理プロセッサにより実行するための第2のプログラ ムを前記コンピュータシステム内に記憶し、前記第1の 演算処理に要する容量が前記プログラミングゲートアレ イに残存するか否かを前記情報処理プロセッサにより判 定し、前記情報処理プロセッサにより肯定判定が得られ た場合には実行すべきプログラムとして前記第1のプロ グラムを選択し、否定判定が得られた場合には実行すべ きプログラムとして前記第2のプログラムを選択すると とを特徴とする。

【0010】請求項6の発明は、請求項5 に記載の情報 処理方法において、前記プログラミングゲートアレイに 対してガベージコレクションを施した後、前記情報処理 40 プロセッサによる容量判定を行うことを特徴とする。

【0011】請求項7の発明は、請求項5に記載の情報処理方法において、前記情報処理プロセッサの判定結果が否定判定となった場合には、前記プログラミングゲートアレイに対してガベージコレクションを施した後、前記情報処理プロセッサによる容量判定を行い、その判定結果に応じて、前記第1プログラムおよび前記第2プログラムのいずれかを選択することを特徴とする。

【0012】請求項8の発明は、プログラミングゲート コンピュータシステムで、前記記録媒体に記録されたプアレイおよび情報処理プロセッサを有するコンピュータ 50 ログラムを前記情報処理プロセッサが実行することによ

システムで、該情報処理プロセッサの制御により前記プログラミングゲートアレイによる演算処理を実行するための情報処理方法において、前記情報処理プロセッサはマルチタスク処理を実行可能であり、複数のタスクに対応させて前記演算処理を行う前記プログラミングゲートアレイ内のブロックの配置を予め定めておき、該配置を示すテーブル情報を前記コンピュータシステム内に記憶しておき、前記情報処理プロセッサの実行タスクの切替え毎に前記テーブル情報に基づき、実行タスクに対応して前記ブロックと前記情報処理プロセッサとの間の前記プログラミングゲートアレイの入出力ラインを切替える

【0013】請求項9の発明は、記録媒体、ブログラミ ングゲートアレイおよび情報処理プロセッサを有するコ ンピュータシステムで、前記記録媒体に記録されたプロ グラムを前記情報処理プロセッサが実行することにより 前記プログラミングゲートアレイの演算処理を制御する 記録媒体において、前記情報処理プロセッサの制御によ り前記プログラミングゲートアレイによる第1の演算処 20 理を実行するための第1のプログラムおよび前記第1の 演算処理と同一内容の第2の演算処理を前記情報処理プ ロセッサにより実行するための第2のプログラムを前記 コンピュータシステム内に記憶しておき、前記プログラ ムは、前記第1の演算処理に要する容量が前記プログラ ミングゲートアレイに残存するか否かを前記情報処理プ ロセッサにより判定する第1の処理手順と、前記情報処 理プロセッサにより肯定判定が得られた場合には実行す べきプログラムとして前記第1のプログラムを選択し、 否定判定が得られた場合には実行すべきプログラムとし て前配第2のプログラムを選択する第2の処理手順と具 えたことを特徴とする。

【0014】請求項10の発明は、請求項9に記載の記録媒体において、前記第1の処理手順に先立って、前記プログラミングゲートアレイに対してガベージコレクションを施す処理手順をさらに具えたことを特徴とする。【0015】請求項11の発明は、請求項9に記載の記録媒体において、前記第1の処理手順の判定結果が否定判定となった場合には、前記プログラミングゲートアレイに対してガベージコレクションを施す第3の処理手順と、該第3の処理手順の後、前記第1の演算処理に要する容量が前記プログラミングゲートアレイに残存するか否かを前記情報処理プロセッサにより判定する第4の処理手順と該第4の処理手順の判定結果に応じて、前記第1プログラムおよび前記第2プログラムのいずれかを選択する第5の処置手順をさらに具えたことを特徴とする。

[0016]請求項12の発明は、記録媒体、プログラミングゲートアレイおよび情報処理プロセッサを有するコンピュータシステムで、前記記録媒体に記録されたプログラムを前記時報処理プロセッサが実行することによ

7

り前記プログラミングゲートアレイの演算処理を制御する記録媒体において、前記情報処理プロセッサはマルチタスク処理を実行可能であり、複数のタスクに対応させて前記演算処理を行う前記プログラミングゲートアレイ内のブロックの配置を予め定めておき、前記プログラムは、該配置を示すテーブル情報を前記コンピュータシステム内に記憶しておき、前記情報処理プロセッサの実行タスクの切替えを検出する処理手順と、該検出に応じて前記テーブル情報に基づき、実行タスクに対応して前記プログ 10ラミングゲートアレイの入出力ラインを切替える処理手順とを具えたことを特徴とする。

$\{0017\}$

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0018】(第1実施形態)図1はコンピュータシステムの一実施の形態のシステム構成を示す。図1において、CPU10はROM20に格納されたシステムプログラム(オペレーティングシステムとも呼ばれる)に従って、システム制御を実行するほか、各種の関数計算を 20実行するための後述のアブリケーションプログラムを格納する。

【0019】なお、システムプログラムの中には四則演算や論理演算あるいは特定の関数演算を行うための従来から周知のプログラムが含まれているものとする。本実施の形態の特徴は、PGA40がある関数を実行するために必要な容量(未使用のゲート数または、プロック)を提供できるかをCPU10により自動判定し、肯定判定(容量あり)の場合は、その関数の演算をPGA40に実行させ、否定判定(容量なし)の場合にCPU10側でその関数演算を実行するようにしたことに特徴がある。

【0020】ROM20は、CPU10が実行するシス*

```
int (search)();
. . . 中略
if (Flag=FPGA_MALLOC(2))
{
 then {
        setup haradware(flag);
        search = search_hardware;
 else
        search = search software;
}
search();
if (Flag=true then
free haradware(Flag)
int setup_hardware(int flag);
chip_upload(flag);
chip IO setup();
```

* テム制御のためのシステムプログラムおよび各種の関数 演算を規定したアプリケーションプログラムを格納する。このアプリケーションプログラムの中には、PGA 40をプログラム(関数を実行するブロック配置および ゲートの接続を決定する)して、PGA40により関数 演算を実行するためのプログラム、同じ関数演算をCP U10により実行するためのプログラム、これらプログ ラムを選択するためのプログラム(図2、図4)が含ま れている。上記システムプログラムやアプリケーション プログラムをハードディスク記憶装置のような大容量記 憶装置に記憶することも可能である。

【0021】RAM30は、CPU10に対する入出力情報を一時記憶する。PGA40は従来から既知のものを使用でき、CPU10の指示するプログラム(ゲート構成)で論理演算を行う。PGA40の使用個所のブロックを示すテーブル(FPGA_Mallocテーブル、図3参照))がRAM30内に設けられ、CPU10は、たとえば、FPGA_MALLOC関数のような残量を応答せよの命令を受けると、このテーブルを参照することによりPGA40の残存容量を取得する。なお、PGAのブログラミングに応じて上記FPGA_Mallocテーブルの内容が更新されることは言うまでもない。

【0022】以下、本発明に係るPGA制御について図2および図3を参照して説明する。なお、図2は、演算処理をPGA40で行うか、CPU10で行うかを決定するための処理手順を示す。図3はFPGA_Ma11ocテーブルとPGA40内で確保されるブロックとの対応関係を示す。

【0023】図2の処理手順に対応するプログラムスクリプトの一例を以下に示す。

[0024]

(1)

(2)

(3)

```
9
int *x;
int ret val;
ret val=no;
for (x=FPGA Table; x<FPGA tTable End;x ++){
   if (*x=yes) then{
    if (x+Lenghof(int)*x length >FPGA Table end)
       then return;
     for (y=x;y<x_1ength;y++){
       if (*x !=yes) then {
         x=y;
         break;
       }
    }
  ret_val=x;
  return
}
```

関数の演算を実行する際に、CPU10は図2の処理手 順を読み出して実行する。図2において、CPU10は PGA40の残量の問い合わせを行う。より具体的には 20 実行コマンドがFPGA MALLOC関数であること を識別すると、CPU10はこのコマンドで指示された ブロック数、上述のスクリプト例では2×2のブロック がPGA40において、確保可能かをFPGA_Ma1 100テーブルを参照してその可否を決定する(ステッ ブS10→S20)。上述のスクリプトではFagがそ の可否を現し、Flagがtrue(真)の場合に、確 保可能を表す。との一連の処理を定義したプログラム命 令に上記スクリプトの中で符号(1)を付している。

能な場合には、PGA40による演算(PGA40を使 用するためのプログラムを起動)を指示し(ステップS 20→S30)、確保不可の場合には、CPU10によ るソフトウェア演算(CPU10による演算を規定した ソフトウェアブログラムの起動)を指示する(ステップ $S20\rightarrow S40)$

【0026】PGA40を使用するためのプログラムを 起動するための、上記スクリプト中のプログラム命令に 符号(2)を付し、CPU10による演算を規定したプ ログラムの起動を指示するプログラム命令には符号 (3)を付している。

【0027】上述のMalloc関数はさらにブロック の確保まで行う命令であり、図3に示すようにPGA4 O内に2×2ブロックが確保され、FPGA Mall o c テーブルも新規に確保されたブロックが使用中とし て記載される。

【0028】ちなみに上述のスクリプトの例では符号 (3)のプログラム命令以降には以下の処理が規定され ている。すなわち、ハードウェア(PGA40)を使用 する場合には、ハードウェアを開放し、割り当てられた 50

位置にサーチ用ハードウェアをロードし、チップI/O をとのハードウェアに接続し、テーブル参照によりPG A40の空きエリアを探し、空きブロックの値を返すと とが上記スクリプトで定義されている。

【0029】 したがって、ユーザは、予め、 PGA40 を使用するソフトウェアプログラムと、同一の演算内容 で、CPU10により実行するプログラムをコンピュー タシステム内の記録媒体に用意しておき、上述の処理手 順にしたがって、プログラムを選択すればよい。この処 理手順によれば、ユーザがPGA用のプログラムを複数 用意する場合でも、ユーザは、各プログラムについてブ ロックがPGA40の最大使用可能ブロック数を超えな 【0025】図2の判定において要求ブロックが確保可 30 いように配慮すればよく、各プログラム毎にブロック数 の割り当てを行う必要がない。

> 【0030】(第2実施形態)次にPGA40内で複数 の演算を実行させるために有効な第2実施例を説明す る。システム構成を図1の第1実施形態と同様とすると とができる。第2実施形態におけるシステム制御手順を 図4に示す。PGA40内の割り当てられた使用ブロッ クの配置が図5の(A)で示すような配置となっていた 場合、2×2ブロックをPGA上でとることはできな い。そこで、第2実施形態では、PGA40が要求ブロ 40 ックの確保が可能かの判定で否定判定が得られた場合 (図4のステップS100→S110のNo判定) には ガベージコレクションを施して(ステップS120)、 図5の符号(B) に示すように使用ブロックを詰めて、 空きブロックの空間を大きくする。

【0031】この後、PGA40が要求ブロックの確保 が可能かの判定を行うと、上述の2×2の要求ブロック を確保できることになる(ステップS140→S13 0、図5 (C) 参照)。ガベージコレクションを施して も要求ブロックが得られれない場合には、CPU10に よるソフトウェア実行処理を選択することになる(ステ

12

```
ップS140→S150)。
                                        * を以下に示す。
                                           [0033]
【0032】とのような処理を行うためのスクリプト例※
              if (Flag=FPGA MALLOC(2) then
              {
              …PGA処理…
              }
              else {
               FPGA Collect()......ガベージコレクションの指示
                if (Flag=FPGA MALLOC(2) then
                  ···PGA処理···
                }
              else {
                return(error_flag1);
                }
```

11

(第3実施形態) CPU10がマルチタスク処理を実行 する場合のPGA40側の関数切り換え処理を次に説明 する。マルチタスク(複数のプログラム等を平行しなが らCPUに実行させる処理)によりタスクに対応させて 20 異なる関数を演算実行する場合、図7の符号(A)で示 すようにPGA40の1番、3番のラインはタスク1で 使用し、1番、2番のラインをタスク2で使用するよう なことがある。

【0034】そとで、CPU10の実行する処理におい てタスクの切り換えが起きたときにはPGA40のブロ ックに対するCPU10との間の入出力ラインの配線を CPU10の指示で切替える。このためのCPU10の 処理手順を図6に示す。なお、タスク番号に対応させて Mallocテーブル)がRAM30内に予め記憶され ているものとする。

【0035】CPU10は既存のOS(オペレーティン グシステム) によりタスクの切替えを検知すると (ステ ップS200)、RAM30内のLINE_Mallo cテーブルを参照し、タスク番号に対応する結線番号を 取得して、PGA40の結線を接続し直す(ステップS $210 \rightarrow S220 \rightarrow S230$).

【0036】とれによりマルチタスクを使用する複雑な 情報処理にも対応して、PGA40を効率的に使用し、 各種の関数処理をPGA40側で実行することができ る。

[0037]

【発明の効果】以上説明したように、請求項1、5、9 の発明によれば、演算を行う場合にプログラミングゲー トアレイに残存容量があれば、プログラミングゲートア レイにより演算が行われ、その演算を高速に行うことが できる。また、プログラミングゲートアレイに残存容量 がなくても、演算が情報処理プロセッサにより行われる ので、演算処理支障をきたすことがない。このため、ユ 50

ーザは、プログラミングゲートアレイのブロックの割り 当てを気にせず、自由な関数を定義できる。

【0038】請求項2、6、10の発明によれば、プロ グラミングゲートアレイの容量の残存判定に先立って、 ガベージコレクションを実行することで、プログラミン グゲートアレイの使用可能な空き領域を拡大して、空き 領域の使用効率を高めることができる。

【0039】請求項3、7、11の発明によれば、残存 容量判定で否定判定が得られたときにガベージコレクシ ョンを施し、再び残存容量判定を行う。

【0040】とれにより、残存容量がある場合には第1 回目の判定で肯定判定が得られるので、ただちにプログ ラミングゲートアレイにより演算を開始できるととも 使用する結線番号を記載した管理テーブル(LINE_ 30 に、第1回目の判定で否定判定が得られた場合にもガベ ージコレクションを施すことで、空き領域が増え、プロ グラミングゲートアレイにより演算を実行させるための ブロックを確保することが可能になう。

> 【0041】請求項4、8、12の発明によれば、情報 処理プロセッサがマルチタスクによりプログラミングゲ ートアレイを使用することができ、これにより、多種多 彩な情報処理を提供できる。

【図面の簡単な説明】

【図1】本発明実施の形態のシステム構成を示すブロッ 40 ク図である。

【図2】CPU10の処理手順を示すフローチャートで

【図3】PGAのブロック配置を示す説明図である。

【図4】CPU10の処理手順を示すフローチャートで

【図5】PGAのブロック配置を示す説明図である。

【図6】CPU10の処理手順を示すフローチャートで ある。

【図7】 PGAのブロック配置を示す説明図である。 【符号の説明】


(8)

13


10 CPU 20 ROM *30 RAM

* 40 プログラミングゲートアレイ (PGA)

【図1】




【図3】





▼PGR-Hallocで 確保できたPGRエリア

【図2】



【図4】





[図6]

